Синтез структур для выполнения периодических алгоритмов с операторами управления

Сергієнко А.М.

Предложено метод отображения алгоритма, заданного условным графом синхронных потоков данных, в конвейерных вычислительный устройствах, описанных на языке VHDL. Приведен пример синтеза устройства для вычисления модуля комплексных чисел, который реализован в программируемой логической интегральной схеме с высокой пропускной способностью и малыми аппаратными затратами.


Загрузить (pdf)