Проектування обчислювачів з регістровими затримками

Сергієнко А.М.

Предлагается методика проектирования конвейерных вычислителей, сконфигурирован на ПЛИС, обеспечивающих минимизацию аппаратных затрат за счет широкого применения регистровых задержек. Показана действенность методики на примере проектирования блока тасовки данных.

Загрузить (pdf)