Проектирование вычислителей с регистровыми задержками
Сергієнко А.М.
Пропонується методика проектування конвейерних обчислювачів, зконфігурованих в ПЛІС, яка забезпечує мінімізацію апаратурних витрат за рахунок широкого застосування регістрових затримок. Показана дієвість методики на прикладі проектування блоку тасування даних.
Завантажити (pdf)